王韶逸

          於台積電半導體產線經驗超過 10 年,任職蝕刻製程工程師,經歷從前段/中段/後段,乾/濕蝕刻製程與機台皆有相當經驗。
期間整合各廠各部門間BKM項目,主要完善以及推動各種CIP、cost、opportunity,帶領該部門思考、驗證、複製、改善。也善於分派人力,主導project進行,給予回饋。
           我向來不怕工作專案業務的複雜與困難度並勇於學習最新知識與融會貫通,創造出對公司與客戶雙方最有價值的決定。

           期許自己發揮專長達到最佳的工作效率。相信我的經驗能對我也對下一份工作有莫大的幫助。

  Taipei City, Taiwan    

    

工作經歷

Senior process engineer  •  Taiwan Semiconductor Manufacturing Company (TSMC)

十一月 2009 - 三月 2021

  • 2009-2012:  200mm Etch process engineer(Fab5),FOEL process(STI,Poly layer process),Wet  branch(Caros、H3PO4、APM clean)。
  • 2012-2015: 200mm Etch process central team Fab, Fab3/5/6/8),Senior Engineer,major for process improve、new recipe develop、cross fab CIP fan out、cost benefit(2nd source、parts change evaluate)。1. Recipe tuning: SPA etching endpoint mode developing、ASH WPH recipe、dummy step time reducing、profile healthy improve; 2.Cost reduction: Gas/chemical and 2nd source evaluate, like as ESC、green chiller、wafer raw material…etc。
  • 2015-2019:  200mm Etch process engineer(Fab5),section leader of BOEL process,contact layer,recipe turning、KPI improve(SPC、Hold time、scrap、customer/internal Audit)、high/low light reporting。lead 6 engineers of section and 8 assist-engineers of department for daily handover、job dispatch、CIT schedule 。
  • 2019-2021:  300mm Etch process engineer(Fab12A),BEOL  process,Inter-via/top-via  process,SPC review & KPI improve。

學歷

TUNGHAI UNIVERSITY

應用化學系

2005 - 2007

技能


  • Specifications
  • Cost Benefit
  • Root Cause
  • Developing
  • Dispatch
  • Etching
  • Audit
  • KPI
  • ESC
  • SPC

語言


  • English — 中階
Powered By CakeResume