由於 先進製程 與 高整合度晶片 需要 較長的研發時間 及 高製造成本, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 .
CDG DV部門負責 開發與執行 最高整合度 Smartphone, TV 與 ASIC 驗證工程.
內容包含: 整合型驗證環境開發, 大數據分析與效能改善, BUS Fabric / EMI (External memory interface ) / Low power functions 驗證規劃及執行.
工作中需要 設計 及 精進 Verification plan/methodology/bench, 對 SOC 系統會有整體而深入的了解.
利用 最新 EDA tool and concept 來完成 你的 驗證計畫.

1. Have a good command of Verilog / System Verilog / C++ / Perl
2. Have good senses of UVM and Formal verification method.
3. ARM Based SOC verification experience is a plus.
4. Chip Level verification experience is a plus.
5. Well Organized, methodical, and detail oriented.
6. Must be a team player and easy to work with