【產品線】
5G手機,AR,VR 顯示技術,AI 人機介面的3D觸控顯示技術,整合生物特徵的全面屏顯示技術。
【工作說明】
1.規劃建置DDIC系統數位DV (Design Verification)的UVM架構平台
2.建置驗證Model來優化信號驗證的效率
【必要條件】
1. 具系統DV (Design Verification) 建置能力
2. 熟悉UVM (Universal Verification Methodology) Flow, RAL (Register Abstraction Layer) model
3. 熟悉SystemVerilog, Verilog, C or C++, Python, Perl
4. 有使用Synopsys/Cadence VIP等相關經驗
【其他條件】
1. 熟悉eDP尤佳.
2. 了解Assertion based verification
3. 了解formal tool: JasperGold/VC formal
聯詠科技為國內 IC 設計領導廠商,從事產品設計,研發及銷售。主要產品為全系列的平面顯示螢幕驅動 IC,以及行動裝置及消費性電子產品上應用之數位影音,多媒體單晶片產品解決方案。