工程師
Kaohsiung,TW
[email protected]
1. ESD靜電放電防護設計
2. DRC、LVS design check
3. Virtuoso Layout
4. TCAD Simulation
5. TLP、ACS操作
Journal papers: 1篇
(Shen-Li Chen, Yu-Lin Jhou, Sheng-Kai Fan and Hung-Wei Chen, "Design on ESD Enhancement of Power P-Channel LDMOS by Drain-side Floating Polysilicon- stripes", IEEE Electron Device Letters.)
Conference Papers: 已刊登20篇
高壓n/pLDMOS元件抗ESD能力驗證與強化研究
A Study of ESD Verification and Immunity Enhancement of HV n/pLDMOS Devices
電子工程學系研究所,
電子工程學系
您好,我是周裕琳,國立聯合大學碩士班電子工程學系畢業的學生,在積體電路可靠度實驗室做研究,於今年2019年暑假準時畢 業,因生涯規劃,我在8月時我與朋友一起徒步環島,近期結束環島並開始找工作。
一、學習專業 我的論文題目為:高壓n/pLDMOS元件抗ESD能力驗證與強化研究,主要是做IC元件Layout做調變,參考台積電的60V-nLDNOS與 60V-pLDMOS高壓元件,去做能提升元件ESD能力的設計,並藉由實驗室的TLP量測,來看調變後的IC其抗ESD電流能力以及量測 特性曲線與崩潰電壓,同時也會藉由Silvaco公司的TCAD模擬軟體,研究量測數據與模擬結果是否相符。 本身實驗室與研究專業為 類比電路抗ESD可靠度,碩士班修過的課程也有栓鎖效應(Latch-up)、半導體製程、類比電路…等等,所以製程相關知識我也有了 解,目前想找ESD可靠度或製程相關的工作。
二、就學經歷與人格特質本身是位熱情與熱於服務及挑戰的人,大學時不只玩管樂社,也參加校外服務性社團-大專生涯發展協會,當任志工服務了3年, 在這當中辦過百人活動、分享讀書會、主動拉贊助與邀請人參與活動,每個活動都是第一次接觸,總有遇到難關以及不知所措的時 候,但不斷的要求自己以及面對挑戰,找尋自己可以求助的人或管道,這都是我在社團所不斷去做的,同時也用在研究生活中,遇 到問題時,除了詢問學長與老師,也會尋找相關書籍及論文,補足自己所欠缺的知識,提升自己,這些也是我面對生活的態度,而 在工作方面我一定也是貫徹這精神。