鄭雅帆

Olga Cheng

硬體工程師/CPLD研發工程師 /訊號與電源完整性(SI/PI) 模擬工程師/IC設計工程師

  Taiwan Province, Taiwan







聯絡電話:(+886)953111578

Email:[email protected]


經歷

  1. 硬體設計經驗
  2. 電路板設計過程的經驗,包括原理圖獲取,PCB疊構,PCB 佈局,BOM管理和設計驗證測試。
  3. 佈局檢查經驗,包括信號返迴路徑,耦合路徑,Well-ground,阻抗控制和EMI / EMC預防。
  4. 使用測試儀器,包括High-speed scope ,Spectrum analyze ,Video protocol analyzer,Network analyzer ,Thermal Chamber
  5. 高速I / O概念了解,包括S參數概念,回波損耗和插入損耗概念,TDR概念。
  6. 熟悉功能測試前的測試計劃編寫以及報告撰寫。
  7. DDR Simulation
  8. 熟悉I/O介面HDMI2.1/DP1.2/DDR/USB3.0
  9. 熟悉傳輸介面:I2C/SPI/UART/SGPIO
  10. 協助開發FPGA板設計(Xilinx)相關產品經驗。
  11. 設計IC晶片流程經驗。
  12. CPLD 研發設計。
  13. 熟悉Quartus / Lattice CPLD 開發軟體。

Skill

Tool

  • PADS/Hyperlynx

  • OrCAD/Allegro

  • ADS

  • HSPICE

  • Matlab

  • Python

  • Quartus

  • Lattice

  • Beyond Compare


 Test Equipment

  • High-speed scope(up 12G)

  • Spectrum analyzer (EMI/EMC)

  • Video protocol analyzer(HDMI 2.1)

  • Quantum Data(HDMI1.4/Audio)

  • Network analyzer(SI/TDR) 

  • Thermal Chamber

  • Logic Analyzer



工作經歷

廣達電腦公司(2021/08~Present)

  • CPLD設計開發 : 負責QCT 產品的主板CPLD 維護,開發I/O 功能(I/O Expander),熟悉伺服器主機板Power Sequece /PFR熟悉 I2C / SMBus / SGPIO / UART / SPI /eSPI ,熟悉使用Quartus (Signal Tap Logic Analyzer)/ Lattice(Reveal Analyzer) 
  • 問題解決 : 協助各Function Team 解決問題。

上展科技公司(2018/12~2021/07)

  • 驗證治具板設計:公司產品以及廠商 Shematic Review,提升看線路能力以及Debug能力,公司研發以HDMI2.0 4K解析度影像編輯處理器案子,協助設計驗證治具板便於開發驗證測試使用,主要將HDMI訊號會經過各板上High Connector以及HDMI 相關IC和MCU各板連結與溝通做單板測試及驗證,公司稱為Coupon 板,在設計Coupon 板時先了解HDMI2.0規範有關於傳輸原理,Voltage Swing和 Electrical characteristic 及HDMI2.0測試相容性規範,有了HDMI一定的了解後,設計以產品開發PCB做相對應的設計Coupon 板,設計時PCB尺寸及疊構需與相對應板子符合,在於限制尺寸大小將相對PCB板上的高速訊號線拉出來接SMA重要的是必須考慮驗證方便性,PCB佈局設計上一項挑戰。
  • 治具驗證板及撰寫使用手冊: 設計產品單板測試驗證,協助相對PCB板HW和FW和FPGA人員驗證功能,主要協助架設環境以及燒入,量測訊號,協助利用JTAG來燒入FPGA程式(VIVADO),USB介面燒入FW版本,確認Log資訊是否正確燒入版本及是否燒入成功。設計諸多Coupon 板為了後續產品開發沿用須撰寫使用手冊,便於快速了解有效讓使用者了解。

  • 產品設計-HDBaseT:第一步熟悉閱讀研究主IC Data sheet,在索取EVB或公司相關產品驗證,初步BOM整理,評估PCB成本分析,因為客戶擬定I/O位置及鐵殼外觀,評估PCB佈,確認疊構計算阻抗,開始請PCB Layout 人員進行Layout,每次進度Check and Review,確認PCB沒問題Gerber out,PCB 測試和Debug,此產品穩定將產品導入撰寫測試報告和試產報告。

  • SI Simulation-DDR Simulation(DDR3~LPDDR4):公司產品近年以FPGA相關IC做HDMI產品研發,會需要使用DRAM,DRAM在PCB Layout上有條件,需要Simulation DDR確認,第一步熟悉各DRAM的規範如Timing information,Operating conditions,Eye diagram等相關資料,再確認產品上DRAM的IBIS Modle 先進行Pre-sim,驗證IBIS Modle是否符合該DRAM規範。Post-sim 部分以EVB的DDR Trace Extraction進行模擬總結一份報告,開發產品請PCB Layout人員將DRAM完成後以上述相同流程模擬完與EVB做比對,HW評估討論是否需改善,另外提供產品模擬報告請原廠Review 。

華梵大學(2016~2018/8)

碩士主修VLSI,主要設計IC晶片為主,以PLL或DLL架構設計,碩士期間參加IC晶片設計大賽2次,協助下晶片以及論文晶片共2次。



學歷

2016-2018

華梵大學

電子工程 碩士畢業