研習課程(Courses)

硬體及晶片資安系列課程(Hardware Security Courses) 2020.07.03-2020.08.14 

• Introduction to HW Security
• PUF-based Secure Design
• HW Security Modules
• HW Vulnerabilities and Trojans
• Processor and Memory Security
• EDA for Security Verification
• Side-channel attacks
• IC Test/ Debug Security 

                                             獎項(Rewards)

• 斐陶斐榮譽會員 (Philosophia, Technologia , Physiologia) (管理學院)
• 書卷獎 (95-1, 95-2, 96-1, 96-2, 97-1, 101-1)

著作 (Papers)

博士論文(Dissertation)

        整體最佳解引導多樣性控制差分演算法

          (Whole Best Leading Diversity Control Differential Evolution Algorithm)

期刊論文 (Journals)

• Jing-Zhong Wang, and Tsung-Ying Sun, "Control the Diversity of Population with Mutation Strategy and Fuzzy Inference System for Differential Evolution Algorithm," International Journal of Fuzzy Systems (SCI, 2020 IF=4.673, 5-Year IF=3.804, Computer Science: Artificial Intelligence, Rank=45/227), pp. 1979-1992, issue 6, volume 22, Sep. 2020.
  
• Ming-Chin Yang, Jing-Zhong Wang, and Tsung-Ying Sun, "EMD-Based Preprocessing with a Fuzzy Inference System and a Fuzzy Neural Network to Identify Kiln Coating Collapse for Predicting Refractory Failure in the Cement Process," International Journal of Fuzzy Systems (SCI, 2018 IF=3.085, 5-Year IF=2.849, Computer Science: Artificial Intelligence, Rank=41/133), pp. 2640–2656, issue 8, volume 20,  Dec. 2018. 

• Jing-Zhong Wang, Yingchieh Ho, and Tsung-Ying Sun, "Fuzzy Scaled Mutation Evolutionary Computation," International Journal of Fuzzy Systems (SCI, 2016 IF=2.198, 5-Year IF=2.012, Computer Science: Artificial Intelligence, Rank=51/133), pp. 1162–1179, issue 6, volume 18, Dec. 2016.
  

會議論文 (Conferences)

• Jing-Zhong Wang and Tsung-Ying Sun,"Control the Diversity of Population with Mutation Strategy and Fuzzy Inference System for Differential Evolution Algorithm, " 2019 International Conference on Fuzzy Theory and Its Applications (iFuzzy2019), Nov. 7-10, 2019, NewTaipei City, Taiwan.
  
• Jun-Lin Chen, Jing-Zhong Wang, and Tsung-Ying Sun, "A Multi-planes Geometric Approach for Sound Source Localization with TDOA," 2018 IEEE International Conference on System Science and Engineering (ICSSE2018), Jun. 28- 30, 2018, NewTaipei City, Taiwan. 
• Jing-Zhong Wang and Tsung-Ying Sun, "Adaptive CR values with fuzzy inference system for differential evolution algorithm," 2016 IEEE Congress on Evolutionary Computation (CEC2016), July 24-29, 2016, Vancouver, BC.
• Jing-Zhong Wang, Dai-Fen Wu, and Tsung-Ying Sun, "An improved strategy based on center of solutions for differential evolution algorithm," 2015 IEEE Congress on Evolutionary Computation (CEC2015), May 25-28, 2015, Sendai.
• Jing-Zhong Wang, Tian-Xi Wu, and Tsung-Ying Sun, "An audio secret sharing system based on fractal encoding," 2015 International Carnahan Conference on Security Technology (ICCST2015), Sep. 21-24, 2015, Taipei.
  

專案(Projects)

摘要：近年來電子資訊科技有了革命性的發展，包括雲運計算、巨量資料應用、機器學習等，搭配日漸成熟面板觸控、微機電與低功率電路設計等。手持裝置個人化趨勢與功能性提升，特殊應用積體電路(ASIC)開發冗長成本高、功能完整反而造成裝置過重以及耗電又無法根據個人化需求調整等缺點。而現場可程式化閘陣列(FPGA)兼具備功能與彈性，手持裝置需輕巧，功能強大的FPGA價高且沈重，並使整體系統成本偏高。本提案目標是發展一套低成本的可根據實際需求動態調整功能並重組之FPGA，另有優化演算法加速變更組態，可計算重組動態優化架構。硬體部分而發展適合動態重組之架構、省電電源控制，並針對FPGA的重要模組，舉凡邏輯運算單元、時脈電路提出的低功率方案。本提案利用可動態重組FPGA為主體，發展可動態重組之最佳化演算法。我們預計產出的成果有三：首先是發展搭配可動態重組FPGA之最佳化演算法，除了根據資料特性重組最適合之電路外，更可利用雲端巨量資料達到自我調適。其次，發展可動態重組FPGA所需的電路結構，及低功率動態重組技術；最後我們將設計適用於可動態重組FPGA所需的低功率電路模組，可更提升提案預計完成之可動態重組FPGA。

多群分享群聚智慧於因素空間維度不確定之最佳化問題的研究及其高效能運算架構的實踐與應用 2014.08 - 2015.07

(The Study and Implementation on Multi-Group Sharing Swarm Intelligence and High Perfromance Computational Framework for Optimizing Uncertain-Dimension Factor Space Problems ) 

摘要：本計畫第三年的研究重點以精進群聚智慧演算法的為主，為改善以往類似演算法在不同解空間搜尋最佳解的能力有差異的缺憾，本年度的研究提出以類似質心概念的解中心，改善差分進化演算法搜尋最佳解的效能與收斂速度。質心在許多研究中都已被使用，但都假定每個個體擁有相同的質量，因此質心就是所有個體的平均向量。本研究將每個個體的解視為質量，計算出得解中心在解空間中具有特殊意義，若將此解中心放入差分進化演算法的突變策略中，可以獲得引導個體演化方向的效益。此策略的成效展現在此研究中，並證實是可以改善傳統差分進化演算法。本研究的初步成果已於2015年6月發表於IEEE Congress on Evolutionary Computation，進一步的後續研究正準備撰寫期刊論文。

數位訊號處理密集應用的動態可重組計算平台：效能、彈性及功耗權衡的研究與實踐  2013.08 - 2014.07

(Dynamic Reconfigurable-Computing Platform for DSP-Intensive Applications: Study and Implementation on the Tradeoffs of Performance, Flexibility, and Power Consumption) 

摘要：HEFFT設計方法是針對現代處理平台在實際應用上資料傳輸能力不足的情形，首要釐清的問題是，評估有效記憶體的吞吐能力(estimate effective memory throughput)，了解FFT運作時的外部記憶體存取效率到底能夠多逼近理論值。因此，必須設計出對外部記憶體最有效率的資料存取方法，並且進一步減少不必要的資料存取。當演算法執行時的記憶體吞吐能力被確立後，第二步驟就是吞吐能力的平衡(throughput balancing)，降低處理單元計算能力(scaling down computing power)來配合記憶體的吞吐能力。亦即，透過避免使用多餘核心以及調降運作時脈的手段，降低功率消耗使得FFT的效率得以提升。

關於我(About Me)

        我叫王敬中(Zack)，2018年6月畢業於國立東華大學電機工程學系博士班，我的研究主題是人工智慧中的最佳化演算法與專家系統。是台灣少數從事最佳化演算法改良研究的博士。然而，我以往工作經歷是用Verilog，以RTL、pipeline完成一個數位影像處理IP。目前我在通寶半導體擔任副主任工程師，主要工作內容為積體電路驗證。

       我大學時就讀國立東華大學，由於當時我自己對商業行為與電腦裝修都有興趣，所以我就雙主修電機與企管兩大科系，這是我人生遇到的第一個大挑戰。由於是跨院雙主修，可抵免的課程少，最後我修了261學分，並以90分的學業平均成績畢業，更得到斐陶斐的獎項，是整個管理學院前1%成績畢業的學生。 電機系的修課我專注於計算機學程，其中數位邏輯設計、微處理機、計算機結構是我最喜歡的課程，我也分別取得A、A+、A+的好成績，甚至到後來讀研究所時，我也時常擔任這三門科系正課與實驗課的助教。最令我無法忘懷的是當初我寫數位邏輯設計作業時的那份感動。當時我在作業紙上畫下一個個邏輯閘與接線，讓一連串的1與0，經過我的安排變成我所要的輸出時，那種欣喜若狂的感覺，支撐著我完成雙主修的挑戰。

        讀研究所時，我的指導教授是孫宗瀛教授，他同時也是我邏設、微處理機與計結的教學老師。孫老師的專長是智慧型計算、智慧型運輸系統、數位信號處理、嵌入式系統設計，也因此我跟著走進智慧計算(Computational Intelligence)的領域。在學術上我們視計算智慧為人工智慧的一環，計算智慧裡就包含了類神經網路、演化計算(最佳化演算法)、模糊系統(專家系統)。而我研究領域為最佳化演算法裡的演化計算，適合用於搜尋無法以傳統工具(線性規劃、線性代數、微積分等)尋找最佳解的情境。我拆解與分析差分演算法(Differential Evolution Algorithm)，發覺多樣性是很重要的一環，並且是可以藉由設定參數來控制，因此我使用模糊推論系統決定參數以控制演化族群多樣性，進而得到比傳統差分演算法搜尋能力更好的新差分演算法，並且發表兩篇A類的期刊論文。因此我的專業技能之一是改良人工智慧演算法。當時我使用的工具是matlab。由於教授專長領域亦包含嵌入式系統與訊號處理，我對於這兩領域亦不陌生。我自己就做過屬於訊號處理的碎形音訊編碼研究，並發表一篇IEEE的國際會議論文，以及與水泥廠工作的學長一同發表過一篇水泥廠窯磚脫落預測的A類期刊論文。

       在讀研究所期間，除專業研究外，我同時擔任數位邏輯設計、微處理機與計算機結構的正課與實驗課助教。擔任正課助教需要回答學生的疑問與批改作業，擔任實驗課助教必須要輔導學生完成專題，我不但再次學習課程內容且強化自身的實作能力，雖然辛苦，但是我覺得很值得。我也擔任過計算機輔助電路設計的助教，我試著帶領學生使用Altera(現為Intel FPGA)的開發板與IDE- Quartus來完成一個處理器的設計。研究所時，我修過類比電路設計與低功率積體電路設計，同時我也積極參與半導體的訓練課程，包括2017年科技部舉辦的「深度學習電路與系統設計技術」以及2020年台灣半導體研究中心舉辦的「硬體及晶片資安系列課程」。

        我畢業後服完兵役的第一份工作是參與RAISE計畫到捷揚航電實習軟體工程師。我在捷揚航電實習的工作是將影像處理演算法移植到FPGA晶片上，使用過Microsemi(現為Microchip)與Xilinx兩家公司的晶片。若是再加上學校使用的Altera，市面上三種FPGA晶片與IDE我都有使用過的經驗。我撰寫的第一個IP是自動白平衡演算法(Auto White Balance, AWB)。該演算法可補償影像的色溫差，讓影像顏色看起來更鮮明，細節更明顯。為完成此演算法，必須使用FPGA做簡單的統計運算，包括RGB各自分布的情況、除法運算。此數位IP是用RTL的概念設計，我使用pipeline做平行處理，用暫存器對齊資料並使用開發板上的記憶體做測試。這個數位IP目前已實際使用在捷揚航電的商品上。只要將這IP的組合邏輯改為gate level設計，就是一個簡單的數位IC設計。

        第二個專案是Sensor影像擷取並儲存到記憶體中。在此專案遇到的困難在於通訊協定與資料型態。必須要先理解sensor輸出的資料與控制訊號。收到的訊號是5個channel的LVDS訊號，經由串轉並、跨頻率域、資料對齊、識別控制訊號(解碼)、重新排列等前處理，再依是否做Bining function分為兩個資料流，最後使用DMA存入記憶體。因為需要和開發板上的系統銜接，因此還要以眼圖決定資料延遲時間以及使用gear box與Axis通訊協定。在這一年我在嵌入式系統使用FPGA做硬體加速的實作能力增長許多，最後隨著RAISE計畫結束離職。

        離職後遇到疫情。在疫情期間，我研究台灣茶，並取得茶評鑑的資料。我使用PCA來做資料的降維，得到還不錯的效果，成功將50個特徵值資料降為5個主成分(5維)，可降低分類時距離計算量。

       疫情過後，我積極求職，由於當時使用計算智慧的職缺不多，多偏向用類神經網路做影像辨識，想利用自身所學替臺灣產業升級的願望一直沒有機會實踐，於是我朝向使用HDL做硬體設計發展。目前我在通寶半導體擔任副主任工程師，主要工作內容為積體電路驗證。雖已離開學校一段時間，我依然保有很好的學習能力，原先我只會使用FPGA廠商的開發環境，在入職這幾個月，我努力學習UVM與SystemVerilog，並讓自己習慣使用無GUI，只有Command Line的工作環境，現在我已可以利用SystemVerilog、UVM、PCIe VIP建構一個PCIe功能模擬的環境。

        我自身的專長是研究計算智慧，雖然目前工作是IC驗證工程師，我也利用閒暇之餘持續思考計算智慧的相關議題，目前我正在研讀有關複雜系統(Complexity System)的相關資訊，研究個體之間的互動與相關性。我想要在演化計算的過程中，能讓各個體發揮綜效，而非只是各自獨立演化，最終能夠對計算智慧思考出新的架構。