未命名1.png

陳祐翬


[email protected] •  +886-988-821-357 

通訊地址- 100 台北市中正區思源路 16-3 號 2 樓 11 房 
戶籍地址- 702 台南市南區永成路三段 461 巷 2 弄 21 號

Education

國立台灣大學電子工程所ICS組, September 2014 - Current


國立台灣科技大學電子工程系, September 2008 - June 2012


Skills

Programming Language- C
Matlab
Verilog
OpenGL.

Cad Tool

Design Compile
Quartus 
SOC Encounter
ModelSim-Altera
NC-Verilog 

Expertise and Interest

Digital Signal Processing, Digital IC Design, Adaptive Filter.

Training courses

Full-Custom IC Design Concept.

Paper

降低功率放大器記憶效應之延遲式查表法數位預失真技術
Using Delayed-LUT- Based Digital Pre-distortion Technique for Reducing Memory Effect in Power Amplifier.

指導教授:陳怡然博士
_

論文簡介
        在無線通訊系統裡面,無論手機或基地台皆需要功率放大器來做為傳送及放大信號之用。當功率放大器操作在較大功率輸出時會產生失真現象,但在設計功率放大器時為了達到高線性度,必需花費相當大的代 價來符合通信規範上的相鄰信道泄漏功率比(ACLR),而在信號鏈上功率放大器前插入一失真特性之反函 數則稱之為數位預失真技術(Digital Pre-distortion Technique)。
        一般來說基頻數位預失真技術分為查表法(Look-Up Table Method)和多項式法(Polynomial Method), 兩種方法皆可以產生失真特性之反函數使功率放大器呈線性放大,而當功率放大器操作時除了振幅和相位 失真外,還有一不理想特性稱之為記憶效應(Memory Effect),使功率放大器的特性隨時間改變,目前使 用伏爾特拉級數(Volterra Series)、記憶多項式(Memory Polynomial)來解決記憶效應,但其演算法特性 使得產生反函數的過程中需要較多的資源,然而在實現的過程中需要較大的功耗,此時節省資源來消除記 憶效應即為一值得探討之問題。   
        此篇論文中利用延遲式查表法來解決記憶效應,其大量節省了原使用記憶多項式所需的資源,使系統複  雜度減低並有效的抑制相鄰信道泄漏功率比。

Professional Courses


研究所

  • 電腦輔助積體電路系統設計
  • 三維多媒體系統應用專題
  • 高等數位訊號處理
  • 數位訊號處理
  • 數位積體電路工程


大學

  • 數位邏輯設計
  • 數位系統設計
  • 線性系統
  • 控制系統
  • 離散數學

Course work

Simplified GPU Hardware Implementation in Xilinx FPGA

  • Platform Setup (BRAM, AXI Interface, VGA)
  • Rasterization

Powered by CakeResumePowered by CakeResume
Powered by CakeResumePowered by CakeResume