Udo4rhch8binud1qva0z

HOLEY

PhD Student  •  Tainan,TW  •  [email protected]

具 ASP.NET MVC 5、ASP.NET Core,以及 WinForm、WPF 設計經驗

目前正學習 Machine Learning 與 Digital IC Design

  Software Skills


Front-end

  • Bootstrap 3.3.7 / 4

  • JavaScript / jQuery / CSS


Back-end

  • ASP.NET MVC 5

  • ASP.NET Core MVC

  • ASP.NET Core Razor Page

  • Laravel


SQL

  • MySQL

  • MSSQL Server

  • SQLite


Application

  • Console Application

  • WinForm

  • WPF


Version Control

  • Bitbucket

  • Github


IDE / Editor

  • Visual Studio

  • Visual Studio Code

  • Sublime

  • Notepad++


Others

  • 80S51

  • Arduino Uno

  • ESP8266

  • Respberry Pi

  Hardware Skills


Languages

  • Verilog

  • SystemVerilog


Simulation

  • NC Verilog

  • ModelSim

  • Quartus


Systhesis

  • Design Compiler


APR

  • IC Compiler

 Experience

國立高雄科技大學,Teaching Assistant,2018 年 2 月 - 2018 年 6 月

設計 Verilog 基礎教材並在課堂上進行教學,內容包含基本數位邏輯、基礎數位 IC 設計觀念與知識,以及工具的使用,如透過 ModelSim 與 Quartus 進行 RTL Simulation、Synthesys 與 Gate-Level Simulation 等,並在課後額外教學於學習狀況不佳者。另外亦須設計課堂練習、課後作業與期末學術科考題。

同康科技股份有限公司,Software Engineer,2016 年 9 月 - 2017 年 8 月

期間參與 105 年度高雄市政府地方產業創新研發推動計畫(地方型 SBIR):「中小型商旅自助報到及入住服務應用技術整合研發計畫」,進行網頁、資料庫開發,整合門鎖物聯網管理機制,並基於現有協定設計高安全性機制,提供中小型商旅報到與入住自動化以降低人事成本與最大化訂房效益,同時使旅客享有簡易與高安全性並存之報到與退房機制。

延昌創新有限公司,Software Intern,2015 年 2 月 - 2016 年 5 月

透過 C#.NET 與 MSSQL 資料庫開發月子中心後台系統,透過電子化保存舊有數據,並減免人力處理所帶來之成本。另外透過系統即時監測與蒐集而成之大數據進行分析與模擬,適時提供產婦與幼兒最佳的照護與服務。

 Education

National Cheng Kung University, 2019/09 - Present

Department of Computer Science and Information Engineering


National Kaohsiung University of Science and Technology, 2017/09 - 2019/06

Department of Electronic Engineering (Computer Science)


  • VLSI Design and Implementation of Quaternary Deep Residual Network for Deep Learning

    • Master's dissertation

    • SystemVerilog, Pytorch (Python)

    • Abstract

      In recent years, Deep Neural Networks (DNN) have had ground breaking results in several application domains, ranging from computer vision to speech recognition. In computer vision, a new and particular type of DNN, known as Deep Residual Network (DRN), have demonstrated reliable improvements in object recognition and detection. However, it requires high computational costs, e.g. large memory usage, power consumption, and computation time, to catch high performance. In many real world applications, the object recognition and detection process is included in end-user equipment, such as cell phones and embedded electronics, so a lower-complexity DRN technique, which is suitable for VLSI implementation, is needed.
      We proposed a VLSI architecture of quaternary DRN and implements it with Verilog HDL. In addition to maintaining accuracy, it effectively accelerates the processing performance of network layer operations and makes the circuit suitable for porting to embedded platforms through low-cost and low-power design. The proposed circuit also can be applied to depths of different DRN model by adjusting sub-circuit execution order. According to the circuit synthesis results of SYNOPSYS's Design Compiler and Artisan TSMC 0.13 μm standard component library, the proposed VLSI requires 165k logic gates. The working clock can reach 50MHz and the estimated power consumption is 18.5299 mW. The experimental results indicate that the computation time of our circuit is better than that implemented with CPU and it was reduced by more than 93%.

    • Keyword

      Image Recognition, Deep Residual Network, Digital IC Design

  • 應用於固定攝影機之行人偵測系統

    • 研討會論文

    • C/C++、OpenCV

    • 前言

      隨著汽車數位時代的來臨,車用安全輔助系統的設計已日趨重要,而行人偵測則是車用安全輔助系統中一項相當重要的技術。其中,梯度方向直方圖(Histograms of oriented gradients, HOG)演算法具有良好的特徵描述特質,使得最後擷取出來的行人與非行人的特徵向量會具備相當差異性的兩類別資料特性。
      當我們在影像或視訊中採用梯度方向直方圖和支持向量機來進行行人偵測時,必須使用滑動視窗來做掃描,而這樣的動作會偵測相當多的視窗,執行時間也會很久。因此,本論文針對固定攝影機提出一套有加上前處理的行人偵測系統,並將傳統的偵測技術進行修正、演算法的化簡改良與加速,最後將我們的方法跟傳統的行人偵測系統做比較,會發現我們的系統執行速度較快,偵測結果也較好。

    • 關鍵字

      行人偵測、梯度方向直方圖

National Kaohsiung University of Applied Sciences, 2013/09 - 2017/06

Department of Electronic Engineering (Computer Science)


  • 倒譜式運動模糊畫面之即時復原系統

    • 大學專題

    • VC++、OpenCV、WinForm

    • 前言

      在攝錄影像時,若因攝影機晃動或因物體移動快速而產生的模糊現象,即稱為運動模糊(Motion blur)。即便現今已存在利用光學或機械式輔助工具來避免攝影機有過多的像素位移或晃動等干擾,但這些「晃動校正」仍然無法避免模糊現象的產生。而本專題利用軟體取代傳統機械、光學的復原方法,不須額外裝置,無論成本、體積或嵌入的方便性都較後者來的優良。在系統的操作上,僅需要輸入模糊影像,即會產生清晰化影像。

    • 關鍵字

      模糊還原、運動模糊、PSF

  • RFID感應式門鎖系統

    • 大學專題

    • C#、MSSQL、Arduino、Raspberry Pi 2

    • 前言

      近年因交通便利,城市之間往返頻繁,旅遊及觀光業日益興盛,而本次題目正是為了結合旅遊住宿業者與科技之共同發展而訂。本文之技術主要針對規模較小之日租屋及小旅館所設計,目的在於節省人事成本,形成一套自動的訂退房機制,用來取代現有的飯店櫃檯服務。

    • 關鍵字

      智慧旅館、RFID、無線射頻

Kaohsiung Municipal Kaohsiung Industrial High School, 2010/09 - 2013/06

Department of Computer Science


  • 8051 電子號碼鎖的應用

    • 小論文

    • 電路設計

    • 前言

      在現今職二生的專業科目中,電子學和數位邏輯可說是極為重要的科目,而在家中常常因為數位邏輯用的 IC 所需要到 5V 電壓而大量耗損電池,不僅傷財也有傷環保,而在校園實習工廠中的變壓器又無法帶回家實作電路,造成學習意願和興趣降低。為了避免此情況的發生,想到可以自製一個簡易的可調式直流穩壓電源供應器,不僅應用到電子學內的整流、濾波、穩壓概念,將理論化為實作,避免學生流於理論而疏於實作,只懂得書中觀念而無法實際化內容,也能提高學習意願,更是能夠加深了對書中知識的印象,也能夠在家中實習數位邏輯的觀念,可謂一石數鳥。

  • 自製簡易可調式直流穩壓電源供應器

    • 小論文

    • 電路設計

    • 前言

      當物品不希望與他人共享,亦或是想要擁有屬於專屬的私人空間,最直接的方式就是將其鎖上。但在日常生活中,保險性高的鎖不容易取得、也相當高價,而低廉的鎖安全性卻又太低,且購買得來的鎖造型已定,缺乏了獨創性與新鮮感。

      為了兼顧實用與創新,在翻閱書籍與網路搜尋知識的同時,看見了單晶片 8051 的介紹,得知 8051 操作簡便且應用廣泛,不僅擁有 CMOS 的低耗電特色,在科技日益進步的情況下,價格更是越來越低廉。以 8051 進行專題電路製作,不僅能夠學習 C 語言,更能夠將 8051 的應用與生活結合,得到更高的附加價值,因而選了電子號碼鎖作為本次的主要實驗項目,並且將其製成專題。

 Awards


106 學年度全國大學校院積體電路 (IC) 設計競賽研究所標準元件數位電路設計組

數位 IC 設計完整獎

106 學年度全國大學校院積體電路 (IC) 設計競賽研究所標準元件數位電路設計組


105 學年度電子工程系畢業專題競賽資訊組第一名

專題競賽第一名

105 學年度電子工程系畢業專題競賽資訊組

  Portfolio


MoKUAS

基於 ASP.NET Core Razor Page 所改寫的 KUASxSECS。

除了將前端框架由 Bootstrap 3.3.7 升級為 Bootstrap 4 外,由於重新設計網頁架構,故捨去許多在原專案使用到的第三方套件以加快網頁速度。

MoKUAS Cover

KUASxSECS

基於 ASP.NET MVC 5 所打造的學生課程評價平台。學生可針對課程進行評價,網站提供收集彙整並以圖表或條列方式顯示綜合課程評價。

此外由於學校校務系統非 RWD 網頁,故網站另外提供校務系統部分功能,如學期相關查詢、繳費單與收據下載、自動填寫教學評量等,使學生在移動式裝置上獲得更好的使用體驗。

KUASxSECS Cover

TSPOnline

基於 ASP.NET MVC 5 所打造的吞食天地免費版資源網。搜集線上資源並進行統整、分類與呈現。

TSPOnline Cover

A1 類交通事故率

由交通事故更多資料查詢網頁取得資訊,並將表格結果轉換為圖表呈現以便於檢視。此外另外提供 JSON 格式之 API 作使用。

holey.cc/accidents Cover

K-Bus 高雄公車王

取得高雄市公車到站預估時間資料並解析轉換為表格呈現。

holey.cc/k-bus Cover

 Training


SystemVerilog

SystemVerilog

SystemVerilog


Cell-Based IC Implementation and Verification

Implementation and Verification

Cell-Based IC Implementation and Verification


Cell-Based IC Physical Design and Verification with SOC Encounter

SOC Encounter

Cell-Based IC Physical Design and Verification with SOC Encounter


Logic Synthesis with Design Compiler

Design Compiler

Logic Synthesis with Design Compiler

Powered by CakeResumePowered by CakeResume
Powered by CakeResumePowered by CakeResume