Profile 00 00@2x

鍾沅達

沒有頂尖的學歷,但有超越同年齡新鮮人的韌性、以及解決問題的企圖心

[email protected]

自傳

        我是一個勇於接受挑戰與努力不懈的人。在求學過程中,我了解到半導體在台灣是強而有力的產業,所以研究所選擇相關領域的LAB。研究所時期,透過實驗室每年的專案計畫,我深刻體會到整個IC設計領域的不同問題,並將大方向問題細分成子問題,這有助於我解決問題的能力,除了專業領域知識外,也訓練了我獨立開發和團隊合作的能力,並從失敗經驗中學到更多。

        實驗室主要以研究 "7nm Standard Cell Library Design" 和 "Placement and Routing" 相關問題,而我主要是做 7nm 相關的研究,碩論著重在於
Standard Cell Library與Router的應用。在研究過程中,我也曾利用 TCL 與 Shell Script 使多個 Tool 實驗自動化。四年當中也曾設計多個 Standard Cell Library,在最後一年更將實驗室的P&R flow 建立好,以利後續實驗室運作。而我的畢業論文也緊緊相扣上述的議題。在能力與經驗的培養下,讓我更有信心成為一名APR工程師。

工作經歷

CoAsia SEMI Taiwan Ltd. (擎亞台灣半導體) , Sep 2020 ~ 在職中
Job Title: Physical Design Engineer
Job functions:
  • Implement high speed block from netlist in to gds out
  • Design experiences and knowledge in 5nm
Achievement :  Block owner  <Instance count : 1M > / N5

學歷

元智大學, 碩士學位, 資訊工程學系, 2016 ~ 2020

科系 : 資訊工程學系 
學位 : 碩士
TA : 程式設計(二)

論文:Engineering a Standard Cell Library for an Industrial Router with ASAP7 PDK

University@2x

真理大學, 學士學位, 資訊工程學系, 2012 ~ 2016

科系:資訊工程系
學位:學士
專題 : 結合Sensor手機雲端運動健身系統


University@2x

專案經歷

碩士論文, Sep 2018 ~ Sep 2020
論文:
Engineering a Standard Cell Library for an Industrial Router with ASAP7 PDK
方向:針對既有的7nm Library做適當的擴增與優化,再配合Router的應用發揮出我們所改進的Library能擁有更佳的繞線結果與時間的達成

備註:https://ieeexplore.ieee.org/document/9154985

                (Issued on ISVLSI 2020. Poster in VLSI Cad 2020)

University@2x

大學專題, Sep 2015 ~ Sep 2016 

Project:結合sensor手機雲端運動健身系統 

動機:「科學化運動訓練」其創意就是讓一般使用者在家裡或健身房也可以進行「科學化訓練」

架構:Muscle sensor 、 Arduino 、Mobile phone 、Database 。

核心技術:

1. 訊號處理:在Android APP建立Real time傅立葉轉換訊號分析演算法,將時域訊號轉換成頻域訊號,並分析頻域訊號特定肌肉訊號特徵值。

2. Database:使用Google App Engine提供的雲端平台中的Datastore為No-SQL資料庫,提供使用者查詢長期運動紀錄分析、顯示功能。 

主要負責:APP端介面設計,與處理 sensor 與 Mobile phone 間的轉換訊號分析

程式語言 : JAVA、C語言 

IDE : Eclipse


University@2x

技能


</>程式語言

● C/C++
● TCL
● SKILL
● Shell Script


Tool

● Virtuoso

● Innovus

● Liberate

● Design Compiler

● Prime Time

● Calibre





作業系統

● Linux 

● Windows

Side Project

Combine layout (2017)

    ● 用處:將所完成的Standard cell layout,進行合併,使較小的Cell組成大Cell
    ● 功能:(1)合併cell layout (2)DRC &LVS check
    ● Virtuoso SKILL

automatic LVS & xACT for 7nm (2019)

    ● 針對7nm Library 自動化進行 LVS check 和 xACT 抽取電容電阻數據
    ● 屬於Library layout 完成後的一項步驟,解決實驗室無法自動化運作的問題
    ● Shell Script  & Virtuoso SKILL

Count Metal & Via  usage for 7nm(2019)

    ● 針對 Standard cell library 計算Layout Metal使用量 
    ● Virtuoso SKILL

automatic design flow for 7nm (2019)

    ● 針對 Library Characterization 、電路Synthesis 、Place & Route 自動化 
    ● TCL


研究成果

在學期間參與國科會計畫,並將其成果發表成論文

Designing and Benchmarking of Double-Row Height Standard Cells


實務經驗

在研究所求學中,我也擔任了系上機房管理負責人,針對整個機房的配置與實驗課管理。在接任前,機房並未設置 UPS、備份系統與停電管控,接任其間我將整個機房的配置建立更佳完整,包含 UPS 使用、所有資料備份處理、停電管控、溫度管控、伺服器系統環境架設(EDA相關Tools和Linux環境)與硬體架設

Paragraph image 00 00@2x
Powered by CakeResumePowered by CakeResume