Avatar of Eason Huang.
Eason Huang
Senior Engineer/TSMC
ProfileResume
Posts
0Connections
Imprimir
Avatar of the user.

Eason Huang

Senior Engineer/TSMC
Github: https://github.com/ychuangab Kaggle: https://www.kaggle.com/uvxy1234 Leetcode: https://leetcode.com/uvxy1234/ Currently work in Tainan Science Park TSMC as a senior process integration engineer(PIE). Main business is to solve the defect problem of the wafer. Majored in physics both for master and bachelor degree. Experienced in analyzing wafer low yield and defect problems, familiar with the way that defect is discovered and the mechanism of defect formation. Also experienced on develop defect analysis system with IT and machine learning engineer. For job skills/tools, learned to program by VBA, SQL and some python because of the large amount of data analysis at work, and also try to apply machine learning to work. Currently working and studying hard to become a data scientist.
TSMC
清華大學
台灣台南市

Professional Background

  • Situación actual
  • Profession
    Data Engineer
  • Fields
    Semiconductores
  • Experiencia laboral
    De 4 a 6 años
  • Management
  • Skills
    word
    powerpoint
    Python
    keras
    NumPy
    Pandas
    pytorch
    Arduino
    Raspberry Pi
    VBA-Excel
    SQL
    SQLite
    Jupyter Notebook
  • Highest level of education
    Master

Job search preferences

  • Desired job type
    A tiempo completo
    Interesado en trabajar a distancia
  • Desired positions
    資料科學家/機器學習工程師
  • Lugares de trabajo deseados
  • Freelance

Work Experience

資深缺陷分析系統工程師

jul 2017 - Presente
2017年7月開始轉任缺陷分析(Defect Analysis)的系統部門,同時升任資深工程師。 主要職責: (1) 建立跨廠區跨部門最佳化分配缺陷掃描機台的資源之系統(智慧化抽樣系統, Intelligence Sampling Scaning) (2) 缺陷圖像自動分類系統(Auto Defect Classification, ADC),即與IT合作建立深度學習網路搭配工程師labeling做的監督式學習來達到自動分類,架構採用Inception Resnet V2的pre-trained model做transfer learning

缺陷分析工程師

ago 2014 - jul 2017
3 yrs 0 mos
防守並解決能夠直接被光學式/電子式掃描機台所檢查的缺陷,舉凡像是晶面/晶背刮傷(Scratch),機台掉到晶面的落塵(Particle)或是微小的破洞以及光阻的殘留所造成的patterning failure,並協助製程/設備工程師發展defect reduction相關CIP

製程整合工程師

sep 2013 - ago 2014
1 yr 0 mos
透過各製程站別的關鍵結構(Critical Dimension, CD)的量測,以及晶圓出貨前的允收測試(Wafer Acceptance Test, WAT)之觀測統計對應製程的變化,結合製程流程的順序性,以發掘出風險因子(可能是機台、機台程式、光罩、原物料…等)。

Education

Master’s Degree
物理系
2011 - 2013
Descripción
論文題目: W頻帶100GHz TE01模式之磁旋返波震盪器(Gyro-BWO)效率研究 摘要: 磁旋返波振盪器係利用電子迴旋脈射機制產生同調電磁波,利用電子與波的內部反饋迴路產生振盪,而非採用傳統共振腔結構,因而有連續可調的寬頻調頻之特性,在研究與實用上都有很大的發展潛力。然而,因為其場型會往作用結構的前端集中,不利於電子與波的交互作用,所以其效率通常相當低,因此探討磁旋返波振盪器的基本特性與效率之提升是本篇論文的主要脈絡。 做為與以往Ka頻段的磁旋返波振盪器模擬結果之比較及驗證,本文根據已設計好的W頻段MIG電子槍之工作參數為依據,以W頻段的磁旋返波振盪器為研究對象,做理論上的計算探討。 在小訊號的線性操作之下,根據電子與電磁波的交互作用形式,能量吸放的次數之不同,造成不同的軸向模式;而在飽和電流的非線性操作下,因為內部反饋迴路的縮短,造成場型逐漸往上游端收縮,因而形成效率對電流或長度的飽和現象。 接著,我們根據以往經驗提出的方法,適當地傾斜磁旋返波振盪器之作用結構的半徑,以提升效率。模擬結果顯示,我們的雙傾斜結構設計在振盪頻率94GHz至99GHz可給出約23%至30%的效率,達到穩定而寬頻的高功率輸出。
Bachelor of Science (BS)
物理系
2007 - 2011