1.提供PMIC,Driver,MCU ic設計客戶工程解決方案. 2. 在設計上提供元件,製程及模擬上技術協助. 3. 整合國內外晶圓廠工程資源(Taiwan, Japan, China, Singapore, Malaysia...),進行新製程導入及替代製程評估. 4. 進行Pilot、New Tape out、轉廠、量產. 5. CP低良分析、改善品質提升良率、RMA處理.良率追蹤,監控製程穩定度. 實例經驗: 1. PMIC CP低良91%,改善fuse問題後,提升至96% 2. PMIC CP低良率,但不達保良賠償.經追蹤低良原因,解決並回穩良率.且爭取到特殊案例補償. 3. PMIC CP低良約78%,初步提升至95%. 4. Driver IC工程品失效RMA.回溯生產情形,追蹤出工廠人為疏失造成問題. 5.電路設計模擬時,發現PMOS漏電偏大,由netlist分析問題,是model內寄生Diode腳位定義所致. 6. 使用model card時,不能正常使用.找到問題為文件內含有不能識別符號所致. 7. 設計電流鏡電路時,鏡像電流變化太大,不能使用.協助分析問題,為mismatch與Monte-Carlo模型flag定義問題所致. 8. 建立晶圓廠相近製程平台（0.18 BCD)電性比較資料庫,提升評估替代製程效率. 9. 專案管理導入與執行,提供部門內共同溝通平台與即時的客戶專案處理進度.

業務內容 1. Logic, BCD(0.18um 以下), UHV, Memory device SPICE/SPECTRE model建立. 2. SPICE/SPECTRE model card驗證 3. 熟悉 Global、Sub-circuit/Macro 、Bin、 Statistic/Monte Carlo/Mismatch Model 4. 解決客戶元件與model在電路設計上應用相關問題. 5. Model testkey layout 實例經驗: 1.以半自動量測機台建立wafer mapping量測,提供元件特性分布概況. 2.追蹤現行製程中元件特性的表現,監控與model的差異. 3.解決因溫度係數,造成溫度補償電路不能設計的問題. 4.補充idlin的mismatch model項目,提供客戶線性區時mismatch特性. 5.新增電阻,BJT,電容蒙地卡羅模型.改善原本只有提供MOS項目的不足. 6.Model相關文件建立與維護. 7.擔任2堂線上教學的講師.