CakeResume 找人才
進階搜尋
On
沒有符合的項目。
沒有符合的項目。
4 到 6 年
6 到 10 年
10 到 15 年
15 年以上
品管∕品保工程師 @燁聯鋼鐵股份有限公司2021 ~ 現在
・
化學工程師/品管工程師/研發工程師
超過一年
產品品質管制監控、分析儀器操作 企業資源規劃管理(ERP) MM物料管理（Material Management） 制定TWI（Training Within Industry） 工廠營運管制系統 MES（Manufacturing Execution System） X-WIN Cadence - Virtuoso Calibre - DRC、LVS 、LPE HSPICE、 Cscope 證照 基本創傷救命術（BLS） 初級救護技術員（EMT1） 細胞生物實驗室品質及安全管理師 產物保險業務員、 人身
全職 / 對遠端工作有興趣
6 到 10 年
國立高雄科技大學 National Kaohsiung University of Science and Technology
・
半導體工程最輕量、快速的招募方案，數百家企業的選擇
搜尋履歷，主動聯繫求職者，提升招募效率。
- 瀏覽所有搜尋結果
- 每日可無限次數開啟陌生對話
- 搜尋僅開放付費企業檢視的履歷
- 檢視使用者信箱 & 電話
搜尋技巧
1
嘗試搜尋最精準的關鍵字組合
資深 後端 php laravel
2
將須完全符合的字詞放在雙引號中
"社群行銷"
3
在不想搜尋到的字詞前面加上減號，如果想濾掉中文字，需搭配雙引號使用 (-"人資")
UI designer -UX
職場能力評價定義
專業技能
該領域中具備哪些專業能力（例如熟悉 SEO 操作，且會使用相關工具）。
問題解決能力
能洞察、分析問題，並擬定方案有效解決問題。
變通能力
遇到突發事件能冷靜應對，並隨時調整專案、客戶、技術的相對優先序。
溝通能力
有效傳達個人想法，且願意傾聽他人意見並給予反饋。
時間管理能力
了解工作項目的優先順序，有效運用時間，準時完成工作內容。
團隊合作能力
具有向心力與團隊責任感，願意傾聽他人意見並主動溝通協調。
領導力
專注於團隊發展，有效引領團隊採取行動，達成共同目標。
專業背景
目前狀態
就學中
求職階段
專業
I&C 工程師
產業
製造
工作年資
小於 1 年
管理經歷
無
技能
語言能力
Chinese
・
母語或雙語
English
・
中階
求職偏好
希望獲得的職位
RF工程師
預期工作模式
全職
期望的工作地點
台灣台北市, 台灣新北市, 台灣新竹縣
遠端工作意願
對遠端工作有興趣
接案服務
否
學歷
學校
國立台灣師範大學
主修科系
電機工程學系
學歷
國立臺灣師範大學，2019 年 8月 - 至今
電機工程學系
指導教授/實驗室: 蔡政翰 博士/ 射頻微波積體電路實驗室
碩士論文: 應用於第五代行動通訊之接收機設計
國立宜蘭大學，2015 年 8 月 - 2019 年 7 月
電子工程學系
經歷
電子學實驗二 助教，2021 年 2 月 - 2021 年 6 月
協助教師授課後課堂Demo當週實驗，並提供解決學生課堂問題，課後批改作業。
射頻主動電路設計與量測實務，2021 年 2 月 - 2021 年 6 月
協助教師授課後課堂Demo實驗，並提供解決學生課堂問題，課後批改作業。
參與台灣半導體研究中心晶片設計課程，2021 年 3 月 17 日
mmWave Active Electronically Scanned Array design with 3D EM
電磁學 助教，2020 年 9 月 - 2021 年 1 月
協助教師授課後解決同學課程相關問題，批改作業。
Sub-6GHz/mmW之共構多輸入輸出射頻模組課程推廣工作訪，2020 年 9 月 3 日
參與教育部5G行動寬頻人才培育計畫(5G天線與射頻技術聯盟中心)
高階調變技術毫米波寬頻高鏡像抑制收發器研發，2020 年 6 月 - 2021 年 9 月
參與實驗室計畫研究降頻器之高鏡像訊號抑制接收器
電子學實驗二 助教，2020 年 2 月 - 2020 年 6 月
協助教師授課後課堂Demo當週實驗，並提供解決學生課堂問題，課後批改作業。
技能
Cadence Virtuoso, Advanced Design System, Sonnet, EDA
相關修習課程
射頻與微波積體電路，多輸入多輸出通訊傳收機設計與實作，射頻主動電路設計與量測實務
設計和下線經驗
• 28GHz Two Stage Low Noise Amplifier using 0.18-um CMOS process
• 28GHz Up Conversion using 90-nm CMOS process
• 38GHz Two Stage Power Amplifier using 65-nm CMOS process
• 28GHz Down Conversion using 65-nm CMOS process(碩論電路)
• 28GHz Receiver using 65-nm CMOS process(碩論電路)
• 28GHz Down Convertion using 0.18-um CMOS process
• 28GHz Two Stage Low Noise Amplifier using 65-nm CMOS process
• 38GHz Variable Gain Amplifier with BandGap using 65-nm CMOS process
• 3GHz Variable Gain Amplifier using 65-nm CMOS process(碩論電路)
・28GHz Two Stage Low Noise Amplifier using 0.18-um CMOS process
・28GHz Down Conversion using 0.18-um CMOS process
・28GHz Up Converter using 90-nm CMOS process
・28GHz Two Stage Low Noise Amplifier using 65-nm CMOS process
・38GHz Two Stage Power Amplifier using 65-nm CMOS process
・38GHz Variable Gain Amplifier with BandGap using 65-nm CMOS process
・28GHz Down Conversion using 65-nm CMOS process(碩論電路)
・3GHz Variable Gain Amplifier using 65-nm CMOS process(碩論電路)
・28GHz Receiver using 65-nm CMOS process(碩論電路)
證照
工業電子丙級，AMA先進為控制器應用認證
學歷
國立臺灣師範大學，2019 年 8月 - 至今
電機工程學系
指導教授/實驗室: 蔡政翰 博士/ 射頻微波積體電路實驗室
碩士論文: 應用於第五代行動通訊之接收機設計
國立宜蘭大學，2015 年 8 月 - 2019 年 7 月
電子工程學系
經歷
電子學實驗二 助教，2021 年 2 月 - 2021 年 6 月
協助教師授課後課堂Demo當週實驗，並提供解決學生課堂問題，課後批改作業。
射頻主動電路設計與量測實務，2021 年 2 月 - 2021 年 6 月
協助教師授課後課堂Demo實驗，並提供解決學生課堂問題，課後批改作業。
參與台灣半導體研究中心晶片設計課程，2021 年 3 月 17 日
mmWave Active Electronically Scanned Array design with 3D EM
電磁學 助教，2020 年 9 月 - 2021 年 1 月
協助教師授課後解決同學課程相關問題，批改作業。
Sub-6GHz/mmW之共構多輸入輸出射頻模組課程推廣工作訪，2020 年 9 月 3 日
參與教育部5G行動寬頻人才培育計畫(5G天線與射頻技術聯盟中心)
高階調變技術毫米波寬頻高鏡像抑制收發器研發，2020 年 6 月 - 2021 年 9 月
參與實驗室計畫研究降頻器之高鏡像訊號抑制接收器
電子學實驗二 助教，2020 年 2 月 - 2020 年 6 月
協助教師授課後課堂Demo當週實驗，並提供解決學生課堂問題，課後批改作業。
技能
Cadence Virtuoso, Advanced Design System, Sonnet, EDA
相關修習課程
射頻與微波積體電路，多輸入多輸出通訊傳收機設計與實作，射頻主動電路設計與量測實務
設計和下線經驗
• 28GHz Two Stage Low Noise Amplifier using 0.18-um CMOS process
• 28GHz Up Conversion using 90-nm CMOS process
• 38GHz Two Stage Power Amplifier using 65-nm CMOS process
• 28GHz Down Conversion using 65-nm CMOS process(碩論電路)
• 28GHz Receiver using 65-nm CMOS process(碩論電路)
• 28GHz Down Convertion using 0.18-um CMOS process
• 28GHz Two Stage Low Noise Amplifier using 65-nm CMOS process
• 38GHz Variable Gain Amplifier with BandGap using 65-nm CMOS process
• 3GHz Variable Gain Amplifier using 65-nm CMOS process(碩論電路)
・28GHz Two Stage Low Noise Amplifier using 0.18-um CMOS process
・28GHz Down Conversion using 0.18-um CMOS process
・28GHz Up Converter using 90-nm CMOS process
・28GHz Two Stage Low Noise Amplifier using 65-nm CMOS process
・38GHz Two Stage Power Amplifier using 65-nm CMOS process
・38GHz Variable Gain Amplifier with BandGap using 65-nm CMOS process
・28GHz Down Conversion using 65-nm CMOS process(碩論電路)
・3GHz Variable Gain Amplifier using 65-nm CMOS process(碩論電路)
・28GHz Receiver using 65-nm CMOS process(碩論電路)
證照
工業電子丙級，AMA先進為控制器應用認證