劉柏頡 6 years Digital Designer, mainly focus on FPGA(SNPS HAPS80/100) relative design and integrations. Familiar with Simulator(VCS/Xcelium) and FPGA Synthesis tools(SNPS Synplify & ProtoCompiler, Xilinx Vivado). Experienced in script languages, such as Makefile, TCL, Perl and Python. Experienced with EDA tools, such as SNPS SpyGlass and CDNS LEC. Experienced in building some automatic flows using Jenkins and Git. Supervisor Engineer 城市,[email protected] Skills Language SystemVerilog & Verilog C/C++ Python Makefile Perl TCL Tool Xilinx Vivado Synplify/ProtoCompiler Xcelium
SystemVerilog
Xilinx FPGA
Debugging
Empleado
・
Listo para la entrevista
A tiempo completo / Interesado en trabajar a distancia
6-10 años
逢甲大學
・
電子工程
El plan de reclutamiento más ligero y eficaz
Busque currículums y tome la iniciativa de ponerse en contacto con los solicitantes de empleo para lograr una mayor eficacia en la contratación. La elección de cientos de empresas.
Examinar todos los resultados de la búsqueda
Acceso ilimitado para iniciar nuevas conversaciones
currículos accesibles sólo para empresas de pago
Ver dirección de correo electrónico y números de teléfono de los usuarios