劉柏頡 6 years Digital Designer, mainly focus on FPGA(SNPS HAPS80/100) relative design and integrations. Familiar with Simulator(VCS/Xcelium) and FPGA Synthesis tools(SNPS Synplify & ProtoCompiler, Xilinx Vivado). Experienced in script languages, such as Makefile, TCL, Perl and Python. Experienced with EDA tools, such as SNPS SpyGlass and CDNS LEC. Experienced in building some automatic flows using Jenkins and Git. Supervisor Engineer 城市,[email protected] Skills Language SystemVerilog & Verilog C/C++ Python Makefile Perl TCL Tool Xilinx Vivado Synplify/ProtoCompiler Xcelium
SystemVerilog
Xilinx FPGA
Debugging
Employé
・
Prêt à l'interview
Temps plein / Intéressé par le travail à distance
6 à 10 ans
逢甲大學
・
電子工程
Le Plan de Recrutement le Plus Efficace et Facile
Recherchez 800.000 CV et prenez l'initiative de contacter les candidats pour améliorer votre taux de recrutement. Le Choix de Centaines d'Entreprises
Consulter tous les résultats
Démarrer des nouvelles conversations sans limites
Seules les entreprises avec un abonnement peuvent consulter les CV
Consulter les adresses email et les numéros de téléphone des utilisateurs