劉柏頡 6 years Digital Designer, mainly focus on FPGA(SNPS HAPS80/100) relative design and integrations. Familiar with Simulator(VCS/Xcelium) and FPGA Synthesis tools(SNPS Synplify & ProtoCompiler, Xilinx Vivado). Experienced in script languages, such as Makefile, TCL, Perl and Python. Experienced with EDA tools, such as SNPS SpyGlass and CDNS LEC. Experienced in building some automatic flows using Jenkins and Git. Supervisor Engineer 城市,[email protected] Skills Language SystemVerilog & Verilog C/C++ Python Makefile Perl TCL Tool Xilinx Vivado Synplify/ProtoCompiler Xcelium
SystemVerilog
Xilinx FPGA
Debugging
Đã có việc làm
・
Sẵn sàng phỏng vấn
Full-time / Quan tâm đến làm việc từ xa
6-10 năm
逢甲大學
・
電子工程
Kế hoạch tuyển dụng đơn giản và hiệu quả nhất
Tìm kiếm 40k+ CV và chủ động liên hệ với ứng viên để đạt hiệu quả tuyển dụng cao hơn. Sự lựa chọn của hàng trăm công ty.