- Việc làm
CVTạo CV online chuyên nghiệp, miễn phí
PortfolioTrình bày kỹ năng chuyên môn và dự án đã thực hiện một cách sinh động, trực quan.CVTạo CV online chuyên nghiệp, miễn phíTạo CVTạo CV online chuyên nghiệp, miễn phíMẫu CVTruy cập kho mẫu CV online ấn tượng, chuẩn quốc tế.CV mẫuTham khảo các CV mẫu đẹp đã được người dùng CakeResume ứng tuyển thành công.Cẩm nang nghề nghiệpTìm hiểu cách viết CV cho từng ngành nghề và vị trí.Trợ giúp viết CVTham khảo lời khuyên từ các chuyên gia tuyển dụng của CakeResume.- Kho tài nguyênCẩm nang ứng viênThế giới công sởVề đối tácCẩm nang doanh nghiệpVề CakeResumeBài viết nổi bật
- Tuyển dụng
- Tải app CakeResume
Hsieh Azure
R&D process integration engineer
Graduated with a master's degree in Electrical Engineering Department from National Yang Ming Chiao Tung University.
As a R&D process integration engineer in UMC about 7.7 years of experience; and process integration engineer in TSMC about 3.8 years of experience.
Mainly responsible for: semiconductor process development, product yield improvement and device
reliability improvement.
Email : [email protected]
Phone: 0910-828-616
UMC
National Yang Ming Chiao Tung University
Tainan, 台灣
Trình độ chuyên môn
- Tình trạng hiện tạiThất nghiệp・Tắt trạng thái tìm việc
- Nghề nghiệpKỹ sự điện tử・Kỹ sư quy trình・Kỹ sư I&C
- Lĩnh vựcĐiện tử/ Viễn thông・Công nghệ nano・Chất bán dẫn
- Kinh nghiệm làm việc10-15 năm (10-15 năm liên quan)
- Kinh nghiệm quản lýChưa có
- Kỹ năng
- Ngôn ngữEnglish・Trung cấpJapanese・Sơ cấp
- Trình độ học vấn cao nhấtMaster
Ưu tiên tìm kiếm việc làm
- Hình thức làm việc mong muốnFull-time・Quan tâm đến làm việc từ xa
- Vị trí làm việc mong muốnSemiconductor Engineer
- Địa điểm làm việc mong muốnTainan City, Taiwan・Kaohsiung City, Taiwan
- FreelanceKhông phải freelancer
Kinh nghiệm làm việc
R&D process integration engineer
Tainan City, Taiwan
14nm FiNFET BEoL process development, product yield improvement and device reliability improvement
1. BEoL interconnect (pitch 64nm, 2P2E-DUV) process develop, yield ramp up and reliability improve. EM life time reach 10,000 years in 1000ppm for specify customer requested
2. BEoL interconnect (pitch 52nm, SADP-DUV) process develop, include rule and test key design
3. 22nm eHV (device operate in 8V-27V) interconnect process develop
Process integration engineer
Tainan City, Taiwan
Process integration engineer in 40nm - 90nm mature technology
1. Customer handling ( include new tape-out, low yield analysis, WAT, SPC chart monitor...etc)
2. 20nm process transfer from Hsinchu to Tainan
Học vấn
Master’s Degree
・
Electrical Engineering & IC designMô tả
Research topic: A Digital Calibration Scheme for the Successive Approximation Analog-to-Digital Converter
Bachelor’s Degree
・
Electrical Engineering Department