Avatar of 洪仲 Reavic.
洪仲 Reavic
HW Engineer
個人檔案
職場能力評價0

貼文
17個聯絡人
列印
Avatar of the user.

洪仲 Reavic

HW Engineer
-3+ years experience in FPGA/CPLD development. -3+ years experience in HW development. -3+ years experience in BIOS/BMC FW test. -Familiar with FPGA/CPLD development process/Verilog coding. -Familiar with HW development process. -Familiar with X86 Server product architecture. -Looking for jobs: FPGA/CPLD Engineer/Digital IC Design Engineer/Hardware Engineer
Logo of the organization.
Universal Global Scientific Industrial Co., Ltd.
Logo of the organization.
National Yunlin University of Science and Technology
台灣台中

職場能力評價

專業背景

  • 目前狀態
    待業中
    正在積極求職中
  • 專業
    硬體工程師
  • 產業
    消費性電子產品
    硬體
  • 工作年資
    6 到 10 年 (6 到 10 年相關工作經驗)
  • 管理經歷
    我有管理 1~5 人的經驗
  • 技能
    FPGA/CPLD
    Verilog HDL
    Quartus
    OrCAD
    Allegro viewer
  • 語言能力
    English
    中階
  • 最高學歷
    碩士

求職偏好

  • 預期工作模式
    全職
    暫不考慮遠端工作
  • 希望獲得的職位
    FPGA研發工程師、數位IC設計工程師、硬體研發工程師
  • 期望的工作地點
    台灣台中
    台灣台北
    台灣新北市
    台灣桃園
    台灣新竹市
    台灣新竹縣
    台灣苗栗
  • 接案服務
    不提供接案服務

工作經驗

Logo of the organization.

HW Engineer

2013年12月 - 2023年6月
9 年 7 個月
542台灣南投縣草屯鎮草屯
Work Experience: Hardware Development: -Schematic Design(Co-work with Power RD) and create BOM for RFQ. -Placement and Layout/Gerber Out(Co-work with SI/MD/Layout RD and review BRD). -HW DV、Debug & Re-work. -Build HW part application process and keep management/optimization. Finished board: Server: -PIB*4/Wireless Adapter of System(Icelake-D)--MP -Power Switch Fixture for optimize MFG.--MP -BP Switch Fixture for optimize MFG.--MP -1U PCIE/M.2 Riser Card of System(Icelake-D)--RFQ NAS: -Mezzine Card(Marvell 88E1512)--RFQ -Netgear Expansion Box(Marvell 88SM9705)--RFQ -Netgear SATA Daughter Board(Marvell 88SE9485+88SM9602)--RFQ -SATA HBA Card(Marvell 88SE9170)--RFQ FPGA/CPLD Development: -Build verilog code base on customer's spec. -Build testbench for simulation. -Code Programmer、Test/Verification、Debug. Finished board: -Virtual Device Fixture--DOC/In-house patent. -NXP LS1046A SOC preliminary bring-up. -Qualcomm QDF2400 MB bring-up. BVT Test Team Management/Contact. -Executed the BVT test of 6 Server products.

學歷

Logo of the organization.
Master’s Degree
Electronic and Optoelectronic Engineering(MS in Electronic Engineering)
2010 - 2013
簡介
碩論:1~4G三軸加速度計與感測電路整合晶片 我們要實現一個跌倒偵測晶片,所以選用加速度計來達到要求 -加速度計元件組成:感測結構和讀取電路 -利用CMOS MEMS製程整合優點: -去除整合上雜訊過大的問題 -可靠性 -可大量製造,設計商品化

資格認證

電腦硬體裝修乙級

行政院勞工委員會
發照日期 2006年5月
永久有效