CakeResume 找人才
进阶搜寻
On
4 到 6 年
6 到 10 年
10 到 15 年
15 年以上
主任工程師 @Silicon Motion2020 ~ 现在
・
資深數位工程師
一個月內
FPGA issues JMicron, Digital Design Senior Engineer , Sep 2017 ~ Jul 2020 RTL Design and Verification with Verilog and SystemVerilog Build project database and environment with Python and Makefile Maintain and fix UHS-I Design Maintain and fix Unipro and MPHY Design Maintain and develop USB3 Gen1&2 Physical Layer(PCS) Design Provide FPGA Verification Database and relative tools Deal with customer issues Lyra semiconductor Inc. 芯籟半導體股份有限公司, Design Verification Engineer ,Jan 2017 ~ Sep 2017 Develop USBPD RTL Design & Verification Develop Samsung AFC, Huawei SCP & QC3.0 Controller RTL Design
就职中
・
正在积极求职中
全职 / 对远端工作有兴趣
6 到 10 年
逢甲大學
・
電子工程
工程師 @Andes Technology 晶心科技2022 ~ 现在
・
PM/產品經理/專案管理
半年內
開發、維護，產品主要為PC端及FPGA的bridge，主要會在USB以及JTAG的韌體撰寫，主要負責為將code porting到不同的chip，目前還有負責公司CPU design的partition，將RTL code修改後透過eda tool做partition，主要的工作項目為這些。 軟體工程師 緯創軟體股份有限公司 五月五月 2022Taipei, Taiwan 駐點在聯
就职中
全职 / 对远端工作有兴趣
4 到 6 年
逢甲大學
・
通訊工程
Full Stack Engineer, Web @MongoDB, Inc.2021 ~ 现在
・
Full Stack Engineer
超過一年
Buzzwords : - Front End: HTML, CSS, JavaScript, Typescript, React, Svelte, Styled-Components, Emotion, Theme-UI, SASS, Stylus, BEM, Storybook; - State Management: Context API, Redux, Redux-Saga; - Back End: GraphQL, Node, Express, - Databases: MongoDB, MySQL, Postgres, Oracle; - CMS: Contentful, Drupal, WordPress, Headless CMS (Gatsby, Next.js) ; - Unit and Automated Testing: Jest, RTL, Enzyme, Cucumber, Playwright; - Ecosystem: Design Systems, KISS, DRY; - Infrastructure: CI/CD (Drone, Buddy, Travis, GitLab CI) , AWS (EC2 , ECS, S3) , Docker, Kubernetes, Splunk. https://angeloreale.com Work Experience FebruaryPresent (1 year 4 months) Staff Full Stack Engineer, Web. MongoDB, Inc. Headquartered in
全职 / 我只想远端工作
4 到 6 年
Universidade Salvador
・
B.Tech. Degree in Systems Analysis and Development , Information Technology
就职中
全职 / 对远端工作有兴趣
6 到 10 年
真理大學
・
資訊工程就职中
・
目前会考虑了解新的机会
全职 / 对远端工作有兴趣
6 到 10 年
University of Colombo
・
Bachelor of Computer Science6 到 10 年
國立清華大學
・
Computer Science
Hardware Engineer @Inspur Taiwan2019 ~ 现在
・
Hardware Engineer
超過一年
. Including motherboard bring up and system schematic design. Design ODM 2U system with Purley platform system on RFQ and concept stage. Including system card schematic design, layout discussion and review, DFM issue solving, and cable solving. Support 2U4N system with AMD platform. Including system card design and troubleshooting. 十二月七月 2021 Senior Hardware Engineer • Accton Developed Broadcom platform switch schematics design. Developed Broadcom high speed PHY module Developed CPU module for high speed switch with Intel Denverton platform. CPLD RTL coding is based on Altera CPLD. Measured high
对远端工作有兴趣
4 到 6 年
National Central University
・
Master of Physics最轻量、快速的招募方案，数百家企业的选择
搜寻简历，主动联系求职者，提升招募效率。
- 浏览所有搜寻结果
- 每日可无限次数开启陌生对话
- 搜尋僅開放付費企業檢視的简历
- 检视使用者信箱 & 电话
搜寻技巧
1
Search a precise keyword combination
senior backend php
2
Use quotes to search for an exact phrase
"business development"
3
Use the minus sign to eliminate results containing certain words
UI designer -UX
职场能力评价定义
专业技能
该领域中具备哪些专业能力（例如熟悉 SEO 操作，且会使用相关工具）。
问题解决能力
能洞察、分析问题，并拟定方案有效解决问题。
变通能力
遇到突发事件能冷静应对，并随时调整专案、客户、技术的相对优先序。
沟通能力
有效传达个人想法，且愿意倾听他人意见并给予反馈。
时间管理能力
了解工作项目的优先顺序，有效运用时间，准时完成工作内容。
团队合作能力
具有向心力与团队责任感，愿意倾听他人意见并主动沟通协调。
领导力
专注于团队发展，有效引领团队采取行动，达成共同目标。
专业背景
目前状态
就职中
求职阶段
专业
数位 IC 设计工程师
产业
制造
工作年资
1 到 2 年
管理经历
技能
语言能力
English
・
中阶
求职偏好
希望获得的职位
數位IC工程師
预期工作模式
全职
期望的工作地点
台灣新竹市, 台灣台北市, 台灣台南市
远端工作意愿
对远端工作有兴趣
接案服务
学历
学校
國立高雄大學
主修科系
電機工程系
王育堂 Wang Yu-Tang
【人生是時間和空間的連續函數，以微分的態度積極處理現在，以積分的態度累積經驗。】
我是王育堂，畢業於國立高雄大學-電機工程所。我的專業領域為數位IC設計、FPGA、IC佈局設計、數位IC測試。在學期間主要研究IC設計領域，在數位IC設計具有下線經驗，具有RTL、DC和APR的經驗，也有FPGA相關經驗；大學期間研究Full-Custom設計流程，具有IC佈局能力檢定證書。在數位IC測試上具有測試機KYEC-E320開發經驗，開發過ufs、PCIE to SATA、eMMC的經驗。
- 我喜歡挑戰不同事物，也喜歡忙碌的生活，使得我的生活具有充實感。
- 我抱持著「正面態度」面對工作，相信抱持正向態度會讓我處理工作更有動力及衝勁。
- 我樂於分享知識，分享知識同時可以增進自己的印象，也能與其他人交換意見，產生新的idea。
- 我有自主學習的能力，為了充實自己以及彌補不足之處。
苗栗縣竹南鎮科專六路47號3樓之六
0983-168-917
[email protected]
學歷
國立高雄大學 - 電機工程所, 碩士學位 2018 ~ 2020
國立高雄海洋科技大學 - 微電子工程系, 學士學位 2014 ~ 2018
技能
程式語言
- C++
- Verilog
- Matlab
- Hspice
- Python
- Linux
專業工具
- IC Testing Platform(ATE)
- KYEC-E320
- Cell-Based Design Flow
- Ncverilog
- Design Compiler
- IC Compiler
- Full-Custom Design Flow
- Cadence Virtuoso
- FPGA
- Quartus II
- Other
- MATLAB
- MATLAB Fixed Point Converter
- Altium Designer PCB Layout
語言能力
- 英文
- 聽 : 中等
- 說 : 中等
- 讀 : 中等
- 寫 : 中等
在學經歷
碩論主題【應用於雙通道彩色盲圖像分離之相對梯度邊界成分分析處理器架構設計與電路實現 】
- 本次研究採用TSMC 90nm Cell-Base 設計流程實現電路，主要是使用相對梯度邊界成分分析法做為盲訊號分離的目標函數，並應用於彩色圖像上。實驗結果，在兩張彩色圖像在線性混合之後，透過我們的架構可以分離出原圖像，並有良好的分離效能。其中晶片規格，邏輯閘數量約37萬；晶片面積約為1540um*1540um；功率消耗為15.2mW；操作頻率為100MHz。
下線申請【計算重心座標 】
- 具向TSRI申請Cell-Based下線經驗，申請編號【U18-108C-T0031】。
佈局鑑定證照【IC佈局能力檢定】
- TSRI所舉辦的108年度IC佈局能力檢定，達到合格標準。
大學專題研究【內部振盪式一階三角積分調變器】
- 本專題採用CIC-0.18um CMOS製程，我們設計了一個雙差動輸入輸出之Two-Stages 轉導放大器(OTA)，使用開關式電容(Switch-Capacitor)做為共模回授(CMFB)電路，再來設計動態式電壓比較器、栓鎖器及DAC實現數位輸出的訊號。其中我們也設計了壓控振盪器(Voltage Control Oscillator)、除頻器(Divider)及非重疊時脈(Non-overlap Clock)電路，可以實現在不同偏壓下獲得不同的取樣頻率。
教學助理
- 數位設計與模擬: 教導ModelSim操作使用，教導基本數位電路觀念，協助教授編輯教材。
- VLSI設計實習: 教導學⽣操作Linux介⾯，操作Hspice及Virtuoso。教導Layout佈局觀念。
- 電路應⽤實務課程: 教導Arduino開發板，使⽤範例帶領學⽣操作Arduino 。
專業證照及證書
【108年IC佈局設計能力檢定】, 2019 May
【數位電子乙級】, 2016 February
【工業電子丙級】, 2013 June
工作經歷
京元電子 【IC測試開發工程師】研發替代役, Sep 2020 ~ Now
工作內容主要開發CP/FT測試程式，將客戶提供的Test Plan與Test Spec.建立程式，並使用京元電子開發的測試平台KYEC-E320來實現客戶的測試需求。
- 慧榮Silicon Motion – SM2754BB (UFS3.x) : 主要慧榮主力產品，為我們部門最大產品，交接至今已經產出超過1萬2千片Wafers，目前持續進貨量產。工作內容主要為實驗程式開發、進版程式開發、CP to FT程式轉換、Spec. 修正、新Pattern驗證等等…。
- 智微JMicron – JR0585 (PCIe Gen3x2 to 5x SATA 6Gb/s) : 新版程式開發，針對ATPG、PCIE、SATA等測試項驗證。
- 群聯Phison – PS8232(eMMC), PS5020(PCIe) : 主要為客戶開發。協助E320設備平台Setup，機況異常排除。針對客戶指定的測試項抓DataLog與Shmoo。
王育堂 Wang Yu-Tang
【人生是時間和空間的連續函數，以微分的態度積極處理現在，以積分的態度累積經驗。】
我是王育堂，畢業於國立高雄大學-電機工程所。我的專業領域為數位IC設計、FPGA、IC佈局設計、數位IC測試。在學期間主要研究IC設計領域，在數位IC設計具有下線經驗，具有RTL、DC和APR的經驗，也有FPGA相關經驗；大學期間研究Full-Custom設計流程，具有IC佈局能力檢定證書。在數位IC測試上具有測試機KYEC-E320開發經驗，開發過ufs、PCIE to SATA、eMMC的經驗。
- 我喜歡挑戰不同事物，也喜歡忙碌的生活，使得我的生活具有充實感。
- 我抱持著「正面態度」面對工作，相信抱持正向態度會讓我處理工作更有動力及衝勁。
- 我樂於分享知識，分享知識同時可以增進自己的印象，也能與其他人交換意見，產生新的idea。
- 我有自主學習的能力，為了充實自己以及彌補不足之處。
苗栗縣竹南鎮科專六路47號3樓之六
0983-168-917
[email protected]
學歷
國立高雄大學 - 電機工程所, 碩士學位 2018 ~ 2020
國立高雄海洋科技大學 - 微電子工程系, 學士學位 2014 ~ 2018
技能
程式語言
- C++
- Verilog
- Matlab
- Hspice
- Python
- Linux
專業工具
- IC Testing Platform(ATE)
- KYEC-E320
- Cell-Based Design Flow
- Ncverilog
- Design Compiler
- IC Compiler
- Full-Custom Design Flow
- Cadence Virtuoso
- FPGA
- Quartus II
- Other
- MATLAB
- MATLAB Fixed Point Converter
- Altium Designer PCB Layout
語言能力
- 英文
- 聽 : 中等
- 說 : 中等
- 讀 : 中等
- 寫 : 中等
在學經歷
碩論主題【應用於雙通道彩色盲圖像分離之相對梯度邊界成分分析處理器架構設計與電路實現 】
- 本次研究採用TSMC 90nm Cell-Base 設計流程實現電路，主要是使用相對梯度邊界成分分析法做為盲訊號分離的目標函數，並應用於彩色圖像上。實驗結果，在兩張彩色圖像在線性混合之後，透過我們的架構可以分離出原圖像，並有良好的分離效能。其中晶片規格，邏輯閘數量約37萬；晶片面積約為1540um*1540um；功率消耗為15.2mW；操作頻率為100MHz。
下線申請【計算重心座標 】
- 具向TSRI申請Cell-Based下線經驗，申請編號【U18-108C-T0031】。
佈局鑑定證照【IC佈局能力檢定】
- TSRI所舉辦的108年度IC佈局能力檢定，達到合格標準。
大學專題研究【內部振盪式一階三角積分調變器】
- 本專題採用CIC-0.18um CMOS製程，我們設計了一個雙差動輸入輸出之Two-Stages 轉導放大器(OTA)，使用開關式電容(Switch-Capacitor)做為共模回授(CMFB)電路，再來設計動態式電壓比較器、栓鎖器及DAC實現數位輸出的訊號。其中我們也設計了壓控振盪器(Voltage Control Oscillator)、除頻器(Divider)及非重疊時脈(Non-overlap Clock)電路，可以實現在不同偏壓下獲得不同的取樣頻率。
教學助理
- 數位設計與模擬: 教導ModelSim操作使用，教導基本數位電路觀念，協助教授編輯教材。
- VLSI設計實習: 教導學⽣操作Linux介⾯，操作Hspice及Virtuoso。教導Layout佈局觀念。
- 電路應⽤實務課程: 教導Arduino開發板，使⽤範例帶領學⽣操作Arduino 。
專業證照及證書
【108年IC佈局設計能力檢定】, 2019 May
【數位電子乙級】, 2016 February
【工業電子丙級】, 2013 June
工作經歷
京元電子 【IC測試開發工程師】研發替代役, Sep 2020 ~ Now
工作內容主要開發CP/FT測試程式，將客戶提供的Test Plan與Test Spec.建立程式，並使用京元電子開發的測試平台KYEC-E320來實現客戶的測試需求。
- 慧榮Silicon Motion – SM2754BB (UFS3.x) : 主要慧榮主力產品，為我們部門最大產品，交接至今已經產出超過1萬2千片Wafers，目前持續進貨量產。工作內容主要為實驗程式開發、進版程式開發、CP to FT程式轉換、Spec. 修正、新Pattern驗證等等…。
- 智微JMicron – JR0585 (PCIe Gen3x2 to 5x SATA 6Gb/s) : 新版程式開發，針對ATPG、PCIE、SATA等測試項驗證。
- 群聯Phison – PS8232(eMMC), PS5020(PCIe) : 主要為客戶開發。協助E320設備平台Setup，機況異常排除。針對客戶指定的測試項抓DataLog與Shmoo。