列印
Avatar of the user.

TienYaoHsu

Senior FAE
I am confident that the combination of solid engineering background, a variety of practical work experience, and good RTL coding skills has prepared me for being an excellent FPGA engineer. I am responsible for server and switch supporting and help customers survey suitable FPGA for their circuit design.
WEIKENG INDUSTRIAL CO., LTD
National Kaohsiung First University of Science and Technology
台灣新竹市新竹

職場能力評價

專業背景

  • 目前狀態
  • 專業
    其他
  • 產業
    硬體
  • 工作年資
    6 到 10 年 (4 到 6 年相關工作經驗)
  • 管理經歷
  • 技能
    Verilog HDL
    ModelSim
    Xilinx VIVADO
    Lattice Diamond
    Altera Quartus
  • 最高學歷
    碩士

求職偏好

  • 預期工作模式
    全職
    對遠端工作有興趣
  • 希望獲得的職位
    FPGA engineer
  • 期望的工作地點
  • 接案服務

工作經驗

Senior FAE

2016年2月 - 現在
1. Verilog coding/modification for the customer. 2. Function simulation. 3. FPGA engineering support. 4. FPGA board level debug. 5. Familiar with I2C master/slave, UART, PWM, and TACH. 6. Good knowledge of server and switch architecture. 7. The power sequence coding for Intel or AMD CPU/SOC.

Senior Engineer

2013年10月 - 2015年11月
2 年 2 個月
1. Optimization improves the performance of display optical. 2. The peripheral circuit design of the display panel module. 3. Verilog coding. 4. Keil C coding.

Hardware Engineer

2012年10月 - 2013年9月
1 年 0 個月
1. Designing PCB circuit of the Intel x86 platform. 2. To debug the circuit with an oscilloscope.

ZyXEL

2007年4月 - 2010年8月
3 年 5 個月
1. FTTx and DSLAN debugging, troubleshooting and testing. 2. Process and provide RMA services.

學歷

Master’s Degree
Computer and Communication Engineering
2010 - 2012
Bachelor’s Degree
Electrical Engineering
2003 - 2005
Associate’s Degree
Electrical Engineering
2001 - 2003